基于数字信号处理器实现脱机视频图像解码系统的设计 (基于数字信号处理的光纤通信技术pdf)
整理分享基于数字信号处理器实现脱机视频图像解码系统的设计 (基于数字信号处理的光纤通信技术pdf),希望有所帮助,仅作参考,欢迎阅读内容。
内容相关其他词:基于数字信号处理的相干光通信技术pdf,基于数字信号处理的助听器设计,基于数字信号处理的光纤通信技术pdf,基于数字信号处理的光纤通信技术,基于数字信号处理的助听器设计,基于数字信号处理的舰船短波通信设备研究,基于数字信号处理的光纤通信技术pdf,基于数字信号处理的相干光通信技术pdf,内容如对您有帮助,希望把内容链接给更多的朋友!
2*运行机制的设计2.1*运行机制DSP*运行机制表示如图1所示。UART为接收RS-数据的器件,ROM用于存储*以及控制程序,SRAM用于存储DSP高速运算过程中所需的一些临时数据和常数表,SDRAM为*后图像数据提供缓冲区,FIFO为数据输出到D/A的缓冲器件,D/A用于将图像的RGB数字信号转换为模拟信号输出到显示器。对FIFO等器件的控制以及产生*的行/场同步信号可采用可编程逻辑器件PLD来实现。*基本流程为:*通过UART接收码流,由定时器定时(按照码流的播放速度设定进行定时,如帧/秒)触发DSP对接收的数据进行*,*后的数据输出到SDRAM缓存,然后在PLD的触发下将数据送入FIFO,再由可编程逻辑器件ALTERA公司的PLD(EPMSLC-)以一定频率控制FIFO把数据输出到D/A,转换成模拟信号输出。2.2有关码流的考虑*的编码一般是把图像的帧分为三种:初始帧1,可直接对此帧编码;前向预测帧P,对它编码时需要参考I帧的信息;双向预测帧B,对它编码时要同时参考前后两帧的信号,即I帧(或P帧)和P帧的信息。这样的话,*时要先得到I帧和P帧的数据才能对B帧*,也就是说编码后的码流应该是先传I、P帖,再传B帧,而不是按照I、B、P帧顺序传输。这就牵涉到了帧重排的问题,即在P帧*后不能立即显示,要等到后面的B帧显示后才能显示,*后的帧要重新排列一下。码流中从一个I帧到下一个I帧称为一个帧组。由此可见,各帧组的*是相互*的。在*端,分一个个的帧组进行*。在*每个帧组时,由于P、B帧的关系,需要存储前帧或前两帧的数据。接收缓冲区设置在DSP的片内数据存储器,由UART接收数据流,并以中断方式触发DMA进行数据搬移,定时器触发DSP处理的周期为显示一个帧组所需的时间。设每个帧组包括9帧数据(IBBPBBPBB,一般的处理不太可能会超过9帧),其平均数据量大小为字节。DSP的内部数据存储器大小为K字节。开辟缓冲区为5个帧组的大小,共约K字节。而若以帧/秒的速度来算的话,9帧需0.3秒,即定时器以0.3秒的周期触发DSP进行处理。*运行开始时,UART开始接收码流。这时开始接收的数据不一定是一个帧组的头部,即一个帧组的大小不一定包含一个完整的帧组,所以开始的一段残余数据应舍弃。每当定时器触发DSP时,DSP就检测缓冲区中数据,如果数据含有一个完整的帧组,则进行*,否则返回。这样就实现了对码流的控制。可以看出,DSP的*速率度肯定要大于数据的接收速度,否则会导致帧的大量丢失。2.3有关RAM存储器的考虑RAM存储器用于存储帧重排所需数据和程序运行时数据。考虑真彩色的情况,RGB三种基*都要占用一个字节,一个象素就占用了三个字节。而显示时一次读一个象素,DSP的总线位(4个字节宽度),所以从速度上考虑(以一个双字对齐时读4个字节只需一个时钟周期,速度最快),采用一个角素点用四个字节,第四个字节保留。若每帧图像大小为×真彩色,每帧大小为××4=K字节。由于帧重排至少需要3帧的缓存,所以SDRAM大小至少为三个帧组的大小,即k×3=K字节,也就是9.M位,故采用M位的SDRAM。考虑到一些常数表以及程序执行时临时数据的存放,DSP的内部数据RAM会不够大,又外接了一个小容量的高速SRAM。2.4有关速度的考虑(1)接收数据时,采用了CC器件。它的接收速度可以达到kbps,而更新的UART器件速度可高达1Mbps,完全可以满足kbit/s甚至更高的码流,并可容纳更快的码流,以备升级。(2)DSP处理时,对B帧的处理需要前后两帧数据的预测。数据*作最为频繁,要读其它两帧的数据,又要写此帧的*后数据,所以在处理一帧的时间内就要有3帧的数据。而按照帧/秒的码流速率计算,×真彩色(需要3个字节表示一个象素)的图像需要的带宽为(×3×3)/(1/)=.1MHz。若显示刷新速率为Hz的话,处理一帧的时间内又要刷新/=2.5次。这里在刷新时可以按位读数据,如前所述每位表示一个象素,则往FIFO送数据另需要带宽为(××2.5)/(1/)=7.MHz。两者相加则可得到需要的总带宽为(.1+7.)=.MHz。现在的SDRAM都可以满足,但为了协调DSP的高速处理,SDRAM的速度在MHz左右就可以满足需要了。3硬件实现方案整个*由硬件和软件两部分构成。其中软件代码是比较庞大的。所以为了保证软件能够在硬件平台上正常运行,硬件的实现方案分为以下两个阶段来进行:(1)利用TI公司提供的DSP的评估板EVM(EvaluationModule),加上自行设计的显示模块电路及外围接口,构成实验阶段的硬件平台。EVM是TI公司为方便用户调试程序而设计的电路板,其中含有DSP芯片以及许多周边设备,在此板上可以完成很多功能,且有扩展插槽以供功能扩展。对于此*,只需*一个较简单的外围设备如显示和数据输入模块即可。这个阶段,EVM可以确保硬件的可靠性,而显示模块电路又非常容易调试。所以在此阶段,可以着重对软件进行调试,使其能够正确无误地在硬件平台上运行。(2)在软件调试无误的基础上,设计出如本文所述的*的硬件开发平台。在软件正确的前提下,对硬件进行调蔗,最终完成**的设计。对于这个方案,已经经过仔细验证。4小结与展望本文所设计的***能够满足**的要求,并且可作为一种通用的**,为*算法提供了硬件平台。由于它能*于计算机单独运行,并且*较为便宜,有较大的灵活性和实用性,在此基础上稍做修改又可服务于其它特定的编*算法,因此具有很艰好的应用前景和使用价值。但此*在数据流的输入方式以及流的分析方面还有待进一步改进。本文来自互联网收集整理,由家电维修技术小编精心转载,更多相关文章请到维修交流:汤梓红