SAR ADC驱动电路设计需要注意的要点 (sar adc基本原理)
编辑:rootadmin
SARADC是一个非常常见的拓扑结构，这是一种在速度、分辨率和功率之间提供了很好平衡的折衷方案。SARADC的一个关键优势是几乎没有延迟。因此在很多应用领域都能看到使用SARADC。本文将介绍SARADC的原理，以及SARADC驱动电路设计需要注意的一些要点。SARADC原理SARADC（SuccessiveApproximationRegister），即逐次逼近型ADC。如下图，SARADC主要分成四个部分:采样保持电路、模拟比较器、SAR逐次逼近寄存器和DAC数字模拟转换器。
图5：开关电容采样电路,电荷注入反冲（图片来源：ADI）如上图：开关闭合的时候，采样；开关打开的时候，转化。每当开关闭合的时候，电容本身存在的电荷反向注入传感器，从而引起振荡。我们需要额外的稳定时间来排除这部分干扰。为了给SARADC供电以及减少电荷反冲的影响。一般我们会在传感器和SARADC之间，添加ADC驱动电路（放大器）和开关采样电容充电RC电路。图6：SARADC驱动电路设计（图片来源：ADI）开关采样电容充电RC电路RC起到的作用是减少电荷反冲的影响以及*宽带噪声。这项要求又对放大器选择和性能构成了进一步的*。为了选择合适的RC阻值和容值，我们至少要确保以下两点：第一，确保所选ADC驱动器和RC电路能切实驱动ADC。也就是说RC电路的电阻阻值不能过于大。是否能够足够驱动ADC，由ADC需要的输入电流大小决定，也就是ADC输入电阻大小决定。第二，确保采样电容上的电压尽量接近输入电压。在转化阶段之前，确保采样电容上的电压尽量接近输入电压，且稳定到所需的分辨率。如下图，在SARADC采样阶段，S1关闭，输入电压Vin通过电阻R对采样电容C充电。采样电容上的电压和输入电压之间的电压差应小于LSB（最低有效位）的一半。图7：采样电容上的电压下面我们来看看时间常数τ的计算。采样电容上的电压Vc与时间的函数关系：如果只考虑ADC采样电路结构，时间常数t取决于内部采样电容器C和开关电阻R。时间常数t等于R乘以C。其中FSR为满量程范围，N为ADC的位数。对于不同的分辨率，下表显示了至少需要多少个时间常数才能保证误差在1个LSB之内。比如一个8位ADC，至少要6倍于时间常数的时间，才能保证误差在1个LSB之内。推导计算过程，这里就不展开了，感兴趣可以看下面这篇ADI的文章：精密SAR模数转换器的前端放大器和RC滤波器设计存在外部RC电路的情况下，需要一同考虑外部RC电路和内部ADC采样电路结构中的RC以及存在的其他的寄生阻抗参数，来计算时间常数τ。这里就不展开讨论。为RC电路选择合适的电阻和电容，可访问Digi-Key相应的产品网页。Digi-Key电阻Digi-Key电容ADC驱动电路（放大器）驱动电路（放大器）的选择，我们需要注意以下两点：放大器应支持充电电流并能够吸收电荷注入反冲。该放大器的输出需要在采样边缘的末端完全稳定,使得对ADC输入采样时不会增加误差。这意味着放大器应能提供瞬时电流阶跃，对应放大器应该具有高压摆率。对这些瞬态事件提供快速建立响应，对应放大器应该具有高带宽。放大器选型时，可以通过压摆率和带宽等参数进行筛选。通过Digi-Key网站，可以方便地根据参数选择合适的放大器。Digi-Key放大器图8：Digi-Key网站中放大器参数选项SARADC的选择选择合适的SARADC，能大大减少对驱动电路的要求，简化驱动电路设计难度。大家可以通过Digi-Key网站进行快捷地选型。Digi-KeySARADC从SARADC驱动电路设计的角度考虑，我们需要注意以下两点：长采样阶段较长的采样阶段可以降低对驱动放大器的建立要求，并且允许较低的RC电路截止频率，这意味着可以使用噪声较高且/或功率/带宽较低的放大器。可以在RC电路中使用较大的R值和较小的对应C值，减少放大器稳定性问题，同时也不会大幅影响失真性能。较大的R值有助于在过压条件下保护ADC输入；同时还能降低放大器中的动态功耗。高输入阻抗SARADC：高输入阻抗的优势在于：在慢速(
整理分享SAR ADC驱动电路设计需要注意的要点 (sar adc基本原理)，希望有所帮助，仅作参考，欢迎阅读内容。
内容相关其他词:sar adc工作原理,asg驱动原理,sar ADC驱动电路设计有点难,sar ADC驱动电路设计有点难,sar ADC驱动电路设计有点难,sar型adc驱动,sar ADC驱动电路设计有点难,sar ADC驱动电路设计有点难,内容如对您有帮助，希望把内容链接给更多的朋友！
图1：SARADC的典型拓扑结构SARADC的工作过程主要有两个阶段：采样阶段和转化阶段。采样阶段：在采样阶段，开关S2断开，开关S1闭合，这时对ADC采样电容C充电。图2：SARADC的采样阶段转化阶段：在转化阶段，开关S1断开，S2闭合。图3：转化阶段下图是一个6-bitADC转换过程：采样电容上的电压与内部DAC通过比较器上的电压，从高位到低位，逐级比较。逐次逼近寄存器在每个时钟周期向内部DAC提供额外的代码。如果采样电容上的模拟电压高于内部DAC电压，记为1如果采样电容上的模拟电压高于内部DAC电压，记为0图4：6-bitADC的转换过程所以，转换时间是转换取决于时钟频率和ADC分辨率。上图示例中，转化需要6个时钟周期得到结果。结束转化之后，大多数ADC会返回采样阶段。SARADC驱动电路设计为什么需要驱动电路？一般情况下，SARADC输入结构为开关电容采样电路。而电容的充放电需要足够的电流来支持。同时由于电容的存在，加上开关本身的一些片内寄生电容，会将一些电荷反向注入电源，称为电荷注入反冲，从而引起振荡。图5：开关电容采样电路,电荷注入反冲（图片来源：ADI）如上图：开关闭合的时候，采样；开关打开的时候，转化。每当开关闭合的时候，电容本身存在的电荷反向注入传感器，从而引起振荡。我们需要额外的稳定时间来排除这部分干扰。为了给SARADC供电以及减少电荷反冲的影响。一般我们会在传感器和SARADC之间，添加ADC驱动电路（放大器）和开关采样电容充电RC电路。图6：SARADC驱动电路设计（图片来源：ADI）开关采样电容充电RC电路RC起到的作用是减少电荷反冲的影响以及*宽带噪声。这项要求又对放大器选择和性能构成了进一步的*。为了选择合适的RC阻值和容值，我们至少要确保以下两点：第一，确保所选ADC驱动器和RC电路能切实驱动ADC。也就是说RC电路的电阻阻值不能过于大。是否能够足够驱动ADC，由ADC需要的输入电流大小决定，也就是ADC输入电阻大小决定。第二，确保采样电容上的电压尽量接近输入电压。在转化阶段之前，确保采样电容上的电压尽量接近输入电压，且稳定到所需的分辨率。如下图，在SARADC采样阶段，S1关闭，输入电压Vin通过电阻R对采样电容C充电。采样电容上的电压和输入电压之间的电压差应小于LSB（最低有效位）的一半。图7：采样电容上的电压下面我们来看看时间常数τ的计算。采样电容上的电压Vc与时间的函数关系：如果只考虑ADC采样电路结构，时间常数t取决于内部采样电容器C和开关电阻R。时间常数t等于R乘以C。其中FSR为满量程范围，N为ADC的位数。对于不同的分辨率，下表显示了至少需要多少个时间常数才能保证误差在1个LSB之内。比如一个8位ADC，至少要6倍于时间常数的时间，才能保证误差在1个LSB之内。推导计算过程，这里就不展开了，感兴趣可以看下面这篇ADI的文章：精密SAR模数转换器的前端放大器和RC滤波器设计存在外部RC电路的情况下，需要一同考虑外部RC电路和内部ADC采样电路结构中的RC以及存在的其他的寄生阻抗参数，来计算时间常数τ。这里就不展开讨论。为RC电路选择合适的电阻和电容，可访问Digi-Key相应的产品网页。Digi-Key电阻Digi-Key电容ADC驱动电路（放大器）驱动电路（放大器）的选择，我们需要注意以下两点：放大器应支持充电电流并能够吸收电荷注入反冲。该放大器的输出需要在采样边缘的末端完全稳定,使得对ADC输入采样时不会增加误差。这意味着放大器应能提供瞬时电流阶跃，对应放大器应该具有高压摆率。对这些瞬态事件提供快速建立响应，对应放大器应该具有高带宽。放大器选型时，可以通过压摆率和带宽等参数进行筛选。通过Digi-Key网站，可以方便地根据参数选择合适的放大器。Digi-Key放大器图8：Digi-Key网站中放大器参数选项SARADC的选择选择合适的SARADC，能大大减少对驱动电路的要求，简化驱动电路设计难度。大家可以通过Digi-Key网站进行快捷地选型。Digi-KeySARADC从SARADC驱动电路设计的角度考虑，我们需要注意以下两点：长采样阶段较长的采样阶段可以降低对驱动放大器的建立要求，并且允许较低的RC电路截止频率，这意味着可以使用噪声较高且/或功率/带宽较低的放大器。可以在RC电路中使用较大的R值和较小的对应C值，减少放大器稳定性问题，同时也不会大幅影响失真性能。较大的R值有助于在过压条件下保护ADC输入；同时还能降低放大器中的动态功耗。高输入阻抗SARADC：高输入阻抗的优势在于：在慢速( 
