高速数字电路“接地”要点 (高速数字电路工作原理)

在大多数电子*中，降噪是一个重要设计问题。与功耗*、环境温度变化、尺寸*以及速度和精度要求一样，必须处理好无所不在的噪声因素，才能使最终设计获得成功。这里，我们不考虑用于降低“外部噪声”（与信号一起到达*）的技术，因为其存在一般不受设计工程师直接控制。相比之下，防止“内部噪声”（电路或*内部产生或耦合的噪声）扰乱信号则是设计工程师的直接责任。今天我们就说说“接地”，而且是针对高频工作的“接地”。“接地”（Grounding）一般指将电路、设备或*连接到一个作为参考电位点或参考电位面的良好导体上，为电路或*与“地”之间建立一个低阻抗的通道。地线是作为电路或*电位基准点的等电位体，是*中各个电路的公共导体，任何电路的电流都会经过地线形成回路。然而，任何导体都存在着一定的阻抗，当地线中有电流通过时，根据欧姆定律，地线上就会有电压存在，那么地线就不是一个等电位体。所以在实际设计电路或*时，关于地线上各点的电位一定相等的假设就不是成立的，实际的情况是底线上各点存在电位差，有的相位差还可能很大。地线的公共阻抗会使各接地点间形成一定的电压，从而就会产生接地干扰。如上面所说，地线作为导体，存在一定的阻抗，顾名思义，阻抗也就是由电阻和感抗两部分组成，即：

整理分享高速数字电路“接地”要点 (高速数字电路工作原理)，希望有所帮助，仅作参考，欢迎阅读内容。

内容相关其他词:高速数字电路工作原理,高速数字电路pcb设计的最佳手段,高速数字电路设计入门,高速数字电路设计入门,高速数字电路设计pdf,高速数字电路设计入门,高速数字电路pcb设计的最佳手段,高速数字电路pcb设计的最佳手段,内容如对您有帮助，希望把内容链接给更多的朋友！

导体的阻抗是频率的函数，随着频率的升高，阻抗增加很快。对于高速数字电路而言，电路的时钟频率是很高的，脉冲信号包涵丰富的高频成分，因此会在地线上产生较大的电压，则地线阻抗对数字电路的干扰十分可观。在电子产品的PCB设计中，抑制或防止地线干扰是需要考虑的最主要问题之一。所谓干扰，必然是发生在不同的单元电路、部件或*之间，而地线干扰是指通过公用地线的方式产生的信号干扰。注意这里所提到的信号，通常是指交流信号或者跳变信号。地线干扰的形式很多，有人把它归结成两类：地线环路干扰、公共阻抗干扰，其实应该还要加上地线环路的电磁耦合干扰，因此是三类。下图可以很好的说明三类地线干扰的成因。

一、地环路干扰。横向，每根导线上的电流不同，因此会产生差模电压，对电路造成影响。具体的说就是“其他电路单元B”的地线电流，在J、N、L、M形成的“地线环路”中，对放大器A1和A2造成了影响。由于这种干扰是由电缆与地线构成的环路电流产生的，因此成为地环路干扰。二、地环路电磁耦合干扰。在实际电路的PCB上，J、N、L、M形成的“地线环路”将包围一定的面积，根据电磁感应定律，如果这个环路所包围的面积中有变化的磁场存在，就会在环路中产生感生电流，形成干扰。空间磁场的变化无处不在，于是包围的面积越大干扰就越严重。三、公共阻抗干扰。认真考察上图所示的电路结构，我们将发现，J、N、L、M中，有一条连接是多余的，随便去除其一，仍然可以满足各个接地点的连通关系，同时又可以消除地线环路。那么，将哪一条连线去除比较合理呢？这时就要考虑另一类的干扰问题——公共阻抗干扰。①去除J：这是最差的方案。J去除后地线环路似乎消失了，可是另一个更可怕的环路又形成了（I、N、L、M），其中I是信号线，因此干扰比原来有线J时还要严重。②去除M：环路消失，但是我们发现，此时放大器A2的地线电流需要流过J、N到达接地零点，注意N段是A1和A2共同的接地线，因此A2接地电流在N上形成的电压降就加到了A1上，形成干扰。这种因共用一段地线而形成的干扰称为“公共阻抗干扰”。③去除L：不仅不能解决A2与A1之间的公共阻抗干扰问题，还引起了“B单元电路”与A1、A2之间的公共阻抗干扰问题。④去除N：看来这是最后的方法。其实这样做将使M成为A1、A2的“公用阻抗”，同样形成干扰。还是存在问题！但是，我们注意到，此法中的干扰是A1对A2的干扰，A2是后级，工作信号强度远大于A1，因此A1对A2的干扰，很难造成*后果。最合理的走线方案是：去除N，然后将M的下端直接连到“接地信号零点”上。以上是关于接地干扰产生的原因，下面再介绍的几种常见的接地方式，结合前面对接地干扰产生原因的了解，有助于我们在实际设计PCB板电路时，正确的选择干扰最小的接地方式，设计出合理的电路或*。信号接地方式可以大体上分为：单点接地、多点接地、混合接地和悬浮接地。一、单点接地。单点接地就是把真个电路*中的某一点作为接地的基准点，所有电路及设备的地线都必须接到这一点上，并以该点作为电路、设备的零电位参考点。单点接地又分为串联单点接地和并联单点接地。如下图所示：

图２、串联单点接地对于串联式单点接地方式，如果该电路的功率很大，会产生很大的电路回流，在有限阻抗上会产生一个电压降，造成电路和基准地之间的电压参考值的差异可能使*不能如预期的那样工作。如存在多种不同功率等级的电路，不能采用串联式单点接地方式，因为大功率电路产生大的回地电流，将影响低功率器件和电路。如果说一定要采取这种接地方法，那么最敏感的电路必须直接设置在电源输入位置处，并且尽量远离低功率器件和电路。串联单点接地方式和结构都比较简单，如果各个电路的接地引线比较短，其阻抗也会相对小。如果各个电路的接地电平差别不大，可以采用这种接地方式。

并联单点接地方式中，每个电路单元独用地线连接到同意地点，其优点是各电路的地点为只与本电路的地电流及地线阻抗有关，不受其他电路的影响。低频时可有效的避免各电路单元之间的低阻抗干扰，但是也存在很多缺点。主要表现在：首先，各个电路分别采用*地线接地，需要多跟地线，势必增加地线长度，从而增加地阻抗，结构复杂使用麻烦；其次，这种接地方式会造成各地线互相间的耦合，并且随着频率增加，地线阻抗、地线电感、电线电容都会增大，这种接地方式不适用高频电路。二、多点接地。多点接地是指某一个*中各个需要接地的电路、设备都直接接到距离它最近的接地平面上，一边接地长度最短，接地阻抗减到最小。

当电子*的工作频率高于1MHz时，以致工作波长与*接地引线的长度可比拟时，地线就像一根终端短路的传输线，地线的电流、电压呈驻波分布，地线变成了辐射天线，而不能起到地线的作用。为了减少接地阻抗，避免辐射，地线的长度应小于1/波长，因而单点接地方法是不合理的，通常采用多点接地技术。多点接地电路结构简单，接地线上可能出现的高频驻波现象显著减少，但多点接地可能会导致设备内部形成许多接地环路，从而降低设备对外界电磁场的抵御能力。在多点接地的情况下，要注意地环路问题，尤其是不同的模块、设备之间组网时。一般来说，频率在1MHz以下时可采用单点接地方式，频率高于MHz时可采用多点接地方式，而频率在1——MHz时，通常采用混合接地方式。三、混合接地。混和接地是单点接地和多点接地的复合。在PCB中存在高低频混合频率时，常使用这种接地方式。

图5、混合接地-容性耦合图6、混合接地-感性耦合图5和图6提供了两种混和接地方法。对于电容耦合型电路，在低频时呈现单点接地结构，而在高频时呈现多点接地状态。这是因为电容将高频电流分流到了地。这种方法成功的关键在于清楚使用的频率和接地电流预期流向。在接地拓扑结构中使用电容和电感，使我们能用一种优化设计的方式控制射频电流。通过确定射频电流要通过的路径，可以控制PCB的布线。对射频电流回路缺乏认识可能导致辐射或敏感度方面的问题。四、悬浮接地。悬浮地是指设备的地线*与壳体构件的接大地*在电气上相互绝缘，以防止壳体构件中的电磁干扰传导到设备中去。但是，由于设备不与公共地相连，故悬浮接地容易在两者之间造成静电积累，当电荷积累到一定程度后，在设备与公共地之间的电位差可能引起剧烈的静电放电，产生干扰放电电流。悬浮接地不适用于通信*中。了解了以上的内容，那么在实际的BCB板的印刷中，要以上面的理论依据为基础对地线进行合理布局。在对地线布局时，通常要注意以下几点：1）数字地与模拟地要分开；2）数字电路地线不要构成闭合环路；3）多层PCB中，尽量将地线层和电源层放置在相邻的层中；4）地线、电源线和信号线宽度设计要合理。以上这些注意点，要在实际*作中慢慢研究体会。在进行高速电路设计时，合理的接地设计是最有效的电磁兼容设计技术。据统计，%的电磁兼容问题是由于布线和接地不当造成的。好的布线和接地既能够提高抗扰度，又能减小干扰发射，同时也有可能再成本较低的情况下解决许多电磁干扰问题，所以在进行高速电路的PCB板设计时，合理的设计接地至关重要。一般提倡电源和信号电流最好通过“接地层”返回，而且该层还可为转换器、基准电压源和其它子电路提供参考节点。但是，即便广泛使用接地层也不能保证交流电路具有高质量接地参考。图1所示为简单电路采用两层印刷电路板制造，顶层上有一个交直流电流源，其一端连到过孔1，另一端通过一条U形铜走线连到过孔2。两个过孔均穿过电路板并连到接地层。理想情况下，阻抗为0，电流源上的电压为0V。

图1、电流源的原理图和布局，PC板上布设U形走线，通过接地层返回这个简单的原理图远不能反映真实的情况，但了解电流如何在接地层中从过孔1流到过孔2，将有助于我们看清实际问题所在，并找到消除高频布局接地噪声的方法。电感与电流环路的面积成比例，二者之间的关系可以用图2所示的右手法则和磁场来说明。环路之内，沿着环路所有部分流动的电流所产生的磁场相互增强。环路之外，不同部分所产生的磁场相互削弱。因此，磁场原则上被*在环路以内。环路越大则电感越大，这意味着：对于给定的电流水平，它储存的磁能更多，阻抗更高，因而将在给定频率产生更大电压。

图2.磁力线和感性环路在图中所示的简单例子中，面积最小的环路显然是由U形顶部走线与其正下方的接地层部分所形成的环路。图3（左）则显示了大多数交流电流在接地层中选取的路径，它所围成的面积最小，位于U形顶部导线正下方。实际应用中，接地层电阻会导致低中频电流流向直接返回路径与顶部导线正下方之间的某处（右图）。不过，即使频率低至1-2MHz，返回路径也是接近顶部走线的下方。

图3、接地层中不含（左图）和含（右图）电阻的交流电流路径如何避免布局问题？一旦了解电流在接地层中的返回路径，就可以找出并纠正常见布局问题。例如在图4中，路径A被认定是关键路径，应当保持最短，远离数字线路，并且不得有过孔。路径B不那么重要，但需要穿过路径A。通常是切开路径A下面的接地层，然后经过两个过孔并在路径A下方布设路径B。

图4、路径交叉时的典型PCB布局问题但结果令人遗憾，两个信号的接地回路中均引入了电感，因为中断的接地层使两条环路的面积均变得更大。路径A传导高频信号，因此接地层的开口上将出现感应压降。对于典型的ECL或TTL信号，此压降可能大于数百毫伏，足以严重影响位、MHz转换器或8位、-MHz转换器的性能。简单的补救方法是在接地层的切口上添加一根导线，使环路面积保持较小。电源干扰是另一个值得关注的问题。电源线的特性阻抗必须尽可能低。为使此比值较小，需要使接地层始终位于电源线下方，以便降低电感并提高电容。有选择地将旁路电容放在关键位置上，可以进一步提高电容。如果只顾及到电容，例如将0.1µF电容放在电源引脚上以降低其阻抗，则电感为nH的电源线在每次瞬变之后将具有大约3MHz的阻尼振荡。本文来自互联网收集整理，由家电维修技术小编精心转载，更多相关文章请到维修交流：李倩