基于 QDR-IV SRAM 实现网络流量管理统计计数器 IP设计 (基于springboot的毕设)

{本文由家电维修技术小编收集整理资料}网络路由器带有用于性能监控、流量管理、网络*和网络安全的统计计数器。计数器用来记录数据包到达和离开的次数以及特定事件的次数，比如当网络出现坏包时。数据包的到达会使多个不同的统计计数器发生更新；但一台网络设备中的统计计数器的数量及其更新速度常常受到存储技术的*。管理统计计数器需要高性能的存储器才能满足多重的读—修改—写*作。本文将描述一种使用IP方法的独特统计计数器，这种计数器的一端可以连接网络处理器（NPU），另一端可以连接Xilinx公司的QDR-IV存储*。QDR-IV统计计数器IP是一种带有QDR-IVSRAM、为网络交流管理和其他计数器应用提供高效统计计数器的软IP。QDR-IVSRAM概述QDR-IVSRAM配备两个双向数据端口A和B，可以在一个时钟周期内完成两次数据写入或两次数据读取*作，或一次读写结合的*作。因此，这一特点带来了额外的灵活性，架构师可将之用于读/写并不一定平衡的应用中。每个端口在两个时钟沿均可进行数据传输（DDR（双倍数据速率）*作），工作模式为突发式，每个时钟周期的突发长度为两个字（每个字为X或X）。*总线为通用型，其上升沿和下降沿能分别为端口A和端口B提供*。部分制造商的QDR-IVSRAM还可支持嵌入式ECC（错误检查和纠正），可从根本上消除软错误，提高存储器陈列的可靠性。QDR-IVSRAM分为两种：高性能(HP)QDR-IV和超高性能(XP)QDR-IV。HP设备的最大运行频率为MHz，而XP设备的最大运行频率为MHz。QDR-IVXP能够通过将存储空间分成分成8个内存条来增加性能，用*的3个最低有效位（LSB）表示。要求的存储方案是在同一周期内存取不同的内存条。从一个周期到另一周期，所有的内存条均可存取，*设计师可通过规划*架构来相应地分配记忆库*，以充分发挥极速存储器的RTR性能。这样，开发人员可以在降低总*成本的同时大幅提高性能。统计计数器IPQDRIV统计计数器是一种带有QDR-IVSRAM，并且为网络交流管理和其他计数器应用提供统计计数器的软IP。该IP采用支持*管理存取端口的读—修改—写逻辑。该IP的一端可以连接网络处理单元（NPU），另一端可以连接QDR-IV存储*。由于该统计计数器支持Gbps及更快速率的线卡，因此性能仅受限于所使用的FPGA和QDR-IV设备。统计计数器IP的运行图1是使用QDR-IV和统计计数器IP的用例。典型的网络处理单元（NPU）以M的每秒配对物更新速率发送统计（STATS）更新请求。每一项STATS请求包含在一个位字中带有两个计数器（数据包和字节计数）的入口/出口包命令令牌。整个计数器缓存数据以1秒为间隔，更新到*存储器中的终身计数器（通常为DRAM）。这一来自NPU的回读被称为处理器（PROCS）更新请求。PCIe接口用于传输计数器缓存数据以更新终身计数器。下图显示了STATSIP的设置和与Xilinx存储*、PCIe总线和NPU连接的QDR-IV存储器。

整理分享基于 QDR-IV SRAM 实现网络流量管理统计计数器 IP设计 (基于springboot的毕设)，希望有所帮助，仅作参考，欢迎阅读内容。

内容相关其他词:基于重大误解实施的民事法律行为,基于stm32的100个毕业设计,基于stm32的毕业设计,基于网络创新形成的大数据的最突出特征是什么?( ),基于是什么意思,基于核心素养下的大单元教学设计,基于专业性的家校双向互动,需要家长的学校教育参与,基于核心素养下的大单元教学设计,内容如对您有帮助，希望把内容链接给更多的朋友！

图1：带统计IP、NPU和存储器的完整基础架构统计IP适用于HP和XPQDR-IV存储器。其运行模式通过位于IP设计顶层接口的单一参数控制。两个计数器（数据包和字节）的每个流*为单位字。一个MbQDR-IVSRAM支持四百万计数器。该设计所要求的IP接口数量与所使用的QDR-IVSRAM的数量相当。正如模块图所示，NPU通过4xGbps链路将统计和处理请求推送到IP中。IP的运行频率为存储器存取频率的四分之一，并且使用四条被称为