如何设计高压隔离式电源,轻松实现紧凑、低 EMI 目标? (高压隔离开关设计)
整理分享如何设计高压隔离式电源,轻松实现紧凑、低 EMI 目标? (高压隔离开关设计),希望有所帮助,仅作参考,欢迎阅读内容。
内容相关其他词:高压间隔设备,高压隔离开关设计,如何设计高压隔离开关,高压隔离安装图,如何设计高压隔离器,高压隔离安装图,高压隔离开关设计,如何设计高压隔热板,内容如对您有帮助,希望把内容链接给更多的朋友!
然而,这通常会受到延迟、功耗、成本和尺寸等方面的*。由于隔离的设计极其复杂,在控制功率和数据信号通过隔离栅时,往往会产生电磁干扰(EMI),这些辐射发射会对其他电子*和网络的性能产生负面影响。传统方法通常使用分立式电路和变压器来传输功率,但这种方法笨重耗时,会占用宝贵的PCB空间,极大地增加了成本。更经济高效的解决方案是将变压器和所需的电路集成到更小外形中,如芯片封装,但这样做却可能会引入更高的辐射发射。针对此现状,高性能模拟电路公司ADI推出了开创性的isoPower®芯片级集成隔离电源,可实现使用多个隔离电源的高密度、通道间隔离设计,所需元件更少,占用面积更小。EMI抑制如何兼顾小尺寸、低成本?这是一个问题设计隔离式电源可能是设计过程中最具挑战性的一个方面。构建一个解决方案需要权衡各种设计需求,且需要遵守全球多个不同地区的法规要求。由此做出的牺牲往往带来了尺寸、重量和性能方面的负面影响,或者降低了满足EMC标准的能力(EMC是指电子*在其目标环境中正常工作而不干扰其他*的能力,在工业、医疗、通信和消费环境中,辐射发射通常必须符合C*PR/EN、C*PR/EN或FCCPart标准)。电磁干扰标准若仅仅将变压器和电路集成到芯片级封装中,虽然减少了组件数量,但辐射发射抑制技术会使PCB的设计更加复杂(或需要添加额外组件),因此可能会抵消集成变压器所节省的成本和空间。例如,在PCB级别抑制辐射发射的一种常见方法是为寄生共模(CM)电流形成一个从次级端至初级端的低阻抗路径,从而降低辐射发射水平。要实现这一点,可以在初级端和次级端之间使用旁路电容。该旁路电容可以是分立式电容,也可以是嵌入式夹层电容。然而无论是分立式还是嵌入式,使用旁路电容都不是理想的抑制技术。它虽然可以帮助减少辐射发射,却要以增加组件、采用复杂的PCB布局和提高瞬态敏感性为代价。