射频集成电路的电源管理 (射频集成电路的简介)
整理分享射频集成电路的电源管理 (射频集成电路的简介),希望有所帮助,仅作参考,欢迎阅读内容。
内容相关其他词:射频集成电路的概念,射频集成电路的作用,射频集成电路的作用,射频集成电路的发展情况,射频集成电路的发展情况,射频集成电路的阻抗匹配,射频集成电路的发展情况,射频集成电路的应用,内容如对您有帮助,希望把内容链接给更多的朋友!
图1.ADRF简化功能框图电源灵敏度受电源噪声影响最大的模块为混频器内核和频率合成器。耦合至混频器内核的噪声会形成无用信号,结果会导致线性度和动态范围下降。这对正交解调器尤其重要,因为低频混频积在目标频带之内。类似地,电源噪声可能导致PLL/VCO相位噪声性能下降。无用混频产物和相位噪声性能下降是多数混频器和频率合成器的常见问题,但确切的下降幅度取决于芯片的架构和布局。了解这些电源灵敏度有利于设计出更加鲁棒的电源,使性能和效率达到最优。正交解调器灵敏度ADRF采用一个双平衡吉尔伯特单元有源混频器内核,如图2所示。双平衡意味着LO和RF端口都采用差分驱动方式。图2.吉尔伯特单元双平衡有源混频器在滤波器抑制高阶谐波以后,所得到的混频器输出为RF和LO输入的和与差。差项(也称为IF频率)在目标频带之内,是所需信号。和项在频带之外,要进行滤波处理。理想情况下,只有所需RF和LO信号会输入混频器内核,但很少是这种情况。电源噪声可能耦合到混频器输入中并表现为混频杂散。根据噪声耦合源的不同,混频杂散的相对幅度可能不同。图3所示为一种示例混频器输出频谱,其中,由于电源噪声的耦合,其与有用信号的混频产物也出现在输出频谱上。在图中,CW对应于耦合到供电线路的连续波或正弦信号。比如,噪声可能是来自kHz或1.2MHz开关调节器的时钟噪声。电源噪声可能导致两个不同的问题;如果噪声耦合到混频器输出,CW音将没有经过任何频率转换,出现在输出端。如果耦合发生在混频器输入端,则CW音会调制RF和LO信号,并在IF&plu*n;CW产生积。图3.电源噪声耦合条件下的示例混频器输出频谱这些混频积可能接近目标IF信号,因此,要滤除它们是很困难的,动态范围损失是不可避免的。正交解调器尤其如此,因为它们的基带是复数且以直流为中心。ADRF的解调带宽范围为直流至MHz。如果用噪声频率为1.2MHz的开关调节器驱动混频器内核,则无用混频积会出现在IF&plu*n;1.2MHz。频率合成器灵敏度本文末尾的参考文献针对电源噪声如何影响集成PLL和VCO提供了非常有价值的信息。其原理适用于采用相同架构的其他设计,但不同的设计需要单独进行电源评估。例如,ADRFVCO电源上的集成LDO比不采用集成LDO的PLL电源具有更强的噪声抑制能力。ADRF电源域和功耗ADRF电源域和功耗ADRF的每个主要功能模块都有自己的电源引脚。两个域由5V电源供电。VPMX驱动混频器内核,VPRF驱动RF前端和输入开关。其他域由3.3V电源供电。VPOS_DIG驱动一个集成LDO,后者输出2.5V以驱动SPI接口、PLL的Σ-Δ调制器和频率合成器的FRAC/INT分压器。VPOS_PLL驱动PLL电路,包括参考输入频率(REFIN)、相位频率*(PFD)和电荷泵(CP)。VPOS_LO1和VPOS_LO2驱动LO路径,包括基带放大器和直流偏置基准电压源。VPOS_VCO驱动另一个集成LDO,后者输出2.8V以驱动多核VCO。该LDO对降低对电源噪声的灵敏度十分重要。ADRF可配置为多种工作模式。正常工作模式下,采用MHzLO时,功耗小于1.5mW。降低偏置电流会同时降低功耗和性能。增加混频器偏置电流会提高混频器内核的线性度并改善IIP3,但会降低噪声系数,增加功耗。如果噪声系数非常重要,可以降低混频器偏置电流,结果可减少混频器内核中的噪声并降低功耗。类似地,输出端的基带放大器对低阻抗输出负载具有可变电流驱动能力。低输出阻抗负载要求较高的电流驱动,功耗也更高。数据手册列出了一些数据表,其中展示了各种工作模式下的功耗。测量步骤和结果供电轨上的噪声耦合会在CW和IF&plu*n;CW时产生无用噪声。要模拟该噪声耦合情形,在每个电源引脚上施加一个CW音,测量所形成的混频积相对于输入CW音的幅度。把该测量值记为电源抑制能力,单位为dB。电源抑制因频率而异,因此,要对kHz至1GHz的CW频率进行扫描,以捕捉到具体的行为数据。目标频带内的电源抑制能力决定了是否需要滤波。PSRR计算方法如下:CWPSRRindB=inputCWamplitude(dBm)–measuredCWfeedthroughatI/Qoutput(dBm)(IF&plu*n;CW)PSRRindB=inputCWamplitude(dBm)–measuredIF&plu*n;CWfeedthroughatI/Qoutput(dBm)(IF+CW)indBm=(IF–CW)dBm,asCWtone*odulatedaroundthecarrierhaveequalamplitudes实验室设置图4所示为实验室设置。向网络分析仪施加一个3.3V或5V直流源,以产生失调为3.3V或5V的扫频连续正弦信号。将该信号施加到RFIC上的各个供电轨。两个信号发生器提供RF和LO输入信号。测量频谱分析仪的输出。图4.ADRFPSRR测量设置测量步骤无用混频积的幅度取决于芯片的电源抑制性能,以及评估板上去耦电容的大小和位置。图5所示为输出端(IF+CW)音的幅度,其中,电源引脚上给定0dB的正弦信号。无去耦电容时,无用音的幅度在–dBc和–dBc之间。数据手册建议在板正面器件旁边设置一个pF的电容,在背面设置一个0.1μF的电容。从图中可以看到这些外部去耦电容的谐振。MHz处的瞬变是0.1μF电容谐振的结果(寄生电感为1nH)。MHz处的瞬变是pF电容谐振的结果(两个电容的寄生电感均为2nH)。MHz处的瞬变是pF电容谐振的结果(寄生电感为1nH)。图5.IF&plu*n;CW去耦电容谐振的影响结果测量了基带输出端的供电轨上干扰信号(CW)和调制信号(IF&plu*n;CW)的幅度。在被测供电轨上引入了噪声,其他电源则保持洁净。图6所示为在电源引脚上注入0dB正弦信号并在kHz至1GHz范围内扫频时(IF&plu*n;CW)音的幅度。图7所示为从CW音到基带输出的馈通。图6.(IF&plu*n;CW)音的PSRR图7.CW音的PSRR分析图中提供了各电源引脚处的电源灵敏度数据,这些数据非常有用。VPOS_PLL具有最差电源抑制性能,因此,是最灵敏的电源节点。该电源引脚驱动PLL电路,包括参考输入频率、相位频率*和电荷泵。这些灵敏的功能模块决定着LO信号的精度和相位性能,因此,其上耦合的任何噪声都会直接传播到输出端。同理,可以认为VCO电源也是一个非常重要的节点。从图中可以看出,VPOS_VCO的抑制性能远远优于VPOS_PLL。这是实际驱动VCO的内置LDO造成的结果。LDO将VCO与外部引脚上的噪声隔离开,同时为其提供固定噪声频谱密度。PLL电源无LDO,因而是最敏感的供电轨。可见,将其与潜在噪声耦合相隔离对于获得最佳性能至关重要。PLL环路滤波器会衰减高CW频率,因此,VPOS_PLL在低频下的灵敏度较差,当频率从kHz扫描至1GHz时会缓慢改善。在较高频率下,干扰音的幅度会衰减,注入PLL的功率水平显著降低。可见,VPOS_PLL的高频电源抑制性能优于其他电源域。环路滤波器组件是针对kHz配置的,如图8所示。供电轨(从灵敏度最高到最低)为:VPOS_PLL、VPOS_LO2、VPOS_VCO、VPOS_LO1、VPOS_DIG、VPMX和VPRF。图8.针对kHz环路带宽配置的PLL环路滤波器电源设计经过前面的讨论,我们对ADRF在各种模式下的最大功耗以及各电源域的灵敏度有了较好的理解,我们利用开关调节器和LDO来设计电源管理解决方案,以决定两种电源解决方案的可行性。首先,把一个6V源调节至5V和3.3V,供ADRF供电轨使用。图9所示为针对VPMX和VPRF的5V电源设计。ADPCMOSLDO最多可以提供mA的负载电流。ADP低静态电流降压开关调节器可以在1.2MHz或kHz下工作。在开关调节器输出端增加了额外的滤波理,以衰减开关噪声。ADP最高可以提供mA的负载电流。ADRF的5V供电轨可以由ADP或ADP驱动。在每个电源引脚上施加额外的去耦和滤波处理。图9.5V电源设计图所示为3.3V电源设计。源电压仍为6.0V,但一个额外的LDO使源电压降至中间电压,然后,源电压进一步降至3.3V。需要一个额外级以减少功率损耗,因为一个直接降压至3.3V的6V源电压工作时的最大效率为%。开关调节器路径不需要中间级,因为其脉冲宽度调制(PWM)架构可降低功率损耗。3.3V设计允许进行更多实验。除了用一个LDO或开关调节器驱动3.3V供电轨以外,VPOS_PLL供电轨有额外LDO选项,VPOS_DIG供电轨有一个可选的隔离式LDO。由于PLL电源灵敏度最高,因此,我们尝试了三种电源解决方案,每一种都有不同的输出噪声:ADP.3V超低噪声CMOSLDO,输出噪声为9μV;ADP.3V低噪声CMOSLDO,输出噪声为μVrms;ADP.3V降压调节器。我们希望确定仍能维持所需相位噪声性能的最高电源噪声。最高性能、最低噪声LDO是不可或缺的吗?另外还尝试在VPOS_DIG供电轨上采用ADP.3V低噪声CMOSLDO,以确定数字噪声是否会影响性能。受SPI接口开关影响,数字供电轨的噪声一般高于模拟电源。我们希望确定3.3V数字电源是需要自己的LDO,还是可以直接耦合到模拟电源。我们选择ADP作为低成本解决方案。图.3.3V电源设计结论和推荐电源设计对于VPOS_PLL(最灵敏的供电轨),低成本的ADPLDO可以实现与ADP高性能、低噪声LDO相同的相位噪声,如图所示。然而,在采用ADP开关调节器时,性能下降,如图所示。噪声波峰由开关调节器导致,在其输出端可见,如图所示。因此,VPOS_PLL最多可以承受μVrms的噪声而不造成集成相位噪声性能下降,但不能使用开关调节器来驱动该引脚。使用性能更高、噪声更低的LDO并未带来好处。图.使用ADP和ADP时的集成相位噪声图.使用ADP和ADP时的集成相位噪声在用开关调节器或LDO驱动剩余供电轨时,可维持良好的相位噪声性能,如图所示。5V供电轨引脚VMPX和VPRF可以相连并用单电源供电。3.3V电源引脚VPOS_LO1、VPOS_LO2和VPOS_VCO也可相连并用单电源供电。VPOS_DIG不需要*的LDO,可以连接模拟3.3V电源。图.ADP的输出频谱图.开关与LDO噪声系数推荐电源设计(如图所示)采用6V源电压,包括ADP.0V和ADP.3VLDO。该解决方案只使用了LDO,因为源电压接近所需的电源电压。功效处于可接受水平,因此,无需额外增添滤波元件和开关调节器。推荐的电源设计(如图所示)采用V源电压,包括两个开关调节器和一个LDO。源电压远远大于所需电源电压,因此使用了开关调节器来提高功效。除灵敏的VPOS_PLL电源以外的所有电源引脚都可用开关调节器供电。ADP或ADP均可用于VPOS_PLL。图.6V源电压的推荐电源设计图.V源电压的推荐电源设计参考电路电路笔记CN,利用低噪声LDO调节器为小数N分频压控振荡器(VCO)供电,以降低相位噪声,ADI公司,年。Collins,Ian.集成PLL和VCO[第2部分].Radio-Electronics*,年月。调制器/解调器线性稳压器开关稳压器推荐阅读:两款新器件重塑信号发生器电池的电化学阻抗谱(E*)提高性能,简化设计,搞定电力线监控应用就看它年微*趋势和机遇高增益、大带宽,为什么电路还会发生振荡?上一篇:如何有效密封设备以防电磁干扰变得越发重要下一篇:融合GDT和MOV,Bourns打造创新型过压保护器件特别推荐MP:电表PMIC界新来的“五好学生”氮化镓器件在D类音频功放中的应用及优势如何通过使用外部电路扩展低边电流检测并提高DRV的检测精度SiCMOSFET的设计挑战——如何平衡性能与可靠性集成式光学*如何满足床旁检测仪器的未来需求技术文章更多>>“解剖”便携式医疗设备,看看里面都有啥?如何满足各种环境下汽车USB充电端口要求?电感饱和与开关电源之间的密切关系,这篇文章讲透了!(下)使用UWB技术的卓越汽车中科融合刘欣:从MEMS微振镜芯片入手,全栈式解决3D机器视觉挑战技术*下载更多>>车规与基于V2X的车辆协同主动避撞技术展望数字隔离助力新能源汽车安全隔离的新挑战汽车模块抛负载的解决方案车用连接器的安全创新应用MelexisActuatorsBusinessUnitPosition/CurrentSensors-TriaxisHall热门搜索钽电容碳膜电位器碳膜电阻陶瓷电容陶瓷电容陶瓷滤波器陶瓷谐振器陶瓷振荡器铁电存储器通信广电通讯变压器通讯电源通用技术同步电机同轴连接器图像传感器陀螺传感器万用表万用表使用网络电容微波微波功率管微波开关微波连接器微波器件微波三极管微波振荡器微电机微调电容微动开关网站服务展会资讯关于我们联系我们隐私政策版权声明投稿信箱反馈意见:editor@eecnt*客服电话:-Copyright©*jdwx*深圳市中电网络技术有限公司版权所有家电电器维修维修电器修下载电源网电子发烧友网中电网中国工业电器网连接器矿山设备网工博士智慧农业工业路由器天工网乾坤芯电子元器件采购网亚马逊KOL聚合物锂电池工业自动化设备企业查询连接器塑料机械网农业机械中国IT产经新闻网高低温试验箱functionadsC(banner_id){$.ajax({type:"get",*:"标签: 射频集成电路的简介
本文链接地址:https://www.iopcc.com/jiadian/86006.html转载请保留说明!