DDR扫盲——DDR与DDR2、DDR3的分别 (ddrl和ddr)
整理分享DDR扫盲——DDR与DDR2、DDR3的分别 (ddrl和ddr),希望有所帮助,仅作参考,欢迎阅读内容。
内容相关其他词:ddr和dimm,ddr 区别,ddr和ddr4,ddr和dimm,ddr和ddr1,ddrl和ddr,ddr和ddr1,ddrl和ddr,内容如对您有帮助,希望把内容链接给更多的朋友!
DDR3与DDR2的分别 1、DDR2为1.8V,DDR3为1.5V; 2、DDR3采用CSP和FBGA封装,8bit芯片采用球FBGA封装,bit芯片采用球FBGA封装,而DDR2则有//球FBGA封装三种规格; 3、逻辑Bank数量,DDR2有4Bank和8Bank,而DDR3的起始Bank8个; 4、突发长度,由于DDR3的预期为8bit,所以突发传输周期(BL,BurstLength)也固定位8,而对于DDR2和早期的DDR架构的*,BL=4也是常用的,DDR3为此增加了一个4-bitBurstChop(突发突变)模式,即由一个BL=4的读取*作加上一个BL=4的写入*作来合成一个BL=8的数据突发传输,届时可通过A位*线来控制这一突发模式; 5、寻址时序(Timing),DDR2的AL为0~4,DDR3为0、CL-1和CL-2,另外DDR3还增加了一个时序参数——写入延迟(CWD); 6、bitpre-fetch:DDR2为4bitpre-fetch,DDR3为8bitpre-fetch; 7、新增功能,ZQ是一个新增的引脚,在这个引脚上接有欧姆的低公差参考电阻,新增*SRT(Self-ReflashTemperature)可编程化温度控制储存器时钟频率功能,新增PASR(PartialArraySelf-Refresh)局部Bank刷新的功能,可以说针对整个储存器Bank做更有效的数据读写以达到省电功效; 8、DDR3的参考电压分成两个,即为命令与*信号服务的VREFCA和为数据总线服务的VREFDQ,这将有效低提升*数据总线的信噪等级; 9、点对点连接(point-to-point,p2p),这是为了提升*性能而进行的重要改动。 总体比较DDR4展望