「技术文章」芯片里面有几千万的晶体管是怎么实现的? (技术芯片)
整理分享「技术文章」芯片里面有几千万的晶体管是怎么实现的? (技术芯片),希望有所帮助,仅作参考,欢迎阅读内容。
内容相关其他词:芯片文章,芯片文章,技术文章赚钱平台,技术短文,技术文章写作技巧,技术文章赚钱平台,什么是技术文章,技术文章赚钱平台,内容如对您有帮助,希望把内容链接给更多的朋友!
这是一个Top-downView的SEM照片,可以非常清晰的看见处理器内部的层状结构,越往下线宽越窄,越靠近器件层。 这是处理器的截面视图,可以清晰的看到层状的处理器结构,由上到下有大约层,其中最下层为器件层,即是MOSFET晶体管。 拆解的处理器是AMD的产品,AMD作为IBM阵营的公司,同Intel不一样,其采用的是SOI衬底技术。 关于之前提到的Intelnm技术,在去年的国际电子器件会议上(IEDM),Intel公布了其的具体的技术细节,虽然还是有些语焉不详,但已经能够比较完整了解其中的一些工艺进展。 此为3DFinFET中的Fin结构,FinPitch(两个Fin之间的距离)为nm,这对于工艺上是很大的挑战了,同时对于提升集成度缩小成本具有非常重要的意义。 这是整个处理器某一区域的截面TEM图,很显著比我那个粗糙的SEM要清楚太多了。最下层同样是晶体管。 这张图上显示了Intel最新采用的AirGap技术,图中黑*域即是airgap。因为空气的K值近乎最低,此举有利于减小互联线之间的寄生电容,减小信号delay同时在IEDM上IBM也公布了SOI阵营的nm技术,相比Intel的技术,IBM要更加fancy和复杂,估计成本也要高不少。 和Intel的体硅(BulkSi)技术不一样,IBM采用的是绝缘体上硅(SOI)上的3D晶体管。 关于7nm以后的technologynode,其实工业界也是莫衷一是,Wiki上认为5nm(5nanometer)将是Moore‘sLaw的尽头,但Intel也有大牛表示FinFET技术可以把Moore’sLaw推展至3nm(Moore'sLawDeadby,ExpertSays,7nm,5nm,3nm:ThenewmaterialsandtransistorsthatwilltakeustothelimitsofMoore’slaw). 关于提到的EUV(极紫外)光刻技术,其采用波长为.5nm的紫外光用于光刻,因为波长远小于当前运用的nm光源,因为光的衍射带来的精度问题将大大减小,但小波长意味着非常高的能量(正比于光波的频率,反比于波长),因此如何得到稳定、合适、大功率的光源是一个极难的问题,同时因为极小的波长,普通用于聚焦的透镜将无法运用,只能运用反射式透镜,这也是一个极难的问题。据说现在TSMC非常看好此项技术,已经入手好几台了,只是Intel依旧按兵不动,据说还要接着弄multiplepatterning。