首款支持4.5G/LTE和以太网的无线时钟即将面市 (首款支持5g的iphone)
编辑:rootadmin
时间飞逝，科技进步速度之快已经超乎普通人的想象，通讯世界更是日新月异。从年左右进入4G时代，人们切身体会到网络时代的快速与便捷，而现如今4.5G正运筹帷幄，再过3年5G全面商用，到那时人们的生活又将是天翻地覆的变化。这种变化对于消费者来说意味着更加轻松的生活、工作和娱乐，但对于厂商来说，则是机遇和挑战，对时钟器件更甚。新器件替代多个时钟芯片和VCXO 近日，SiliconLabs（亦称“芯科科技”，NASDAQ：SLAB）针对4.5G和基于以太网的通用公共监听电接口（eCPRI）*使用，推出了全新的系列高性能、多通道抖动衰减时钟产品——新型Si//系列时钟产品。新型Si//系列时钟产品利用SiliconLabs经过验证的DSPLL技术提供先进的时钟搞定方案，在单芯片中集成了4G/LTE和以太网时钟。
SiliconLabs时钟产品高级营销总监JamesWilson表示：“HetNet和eCPRI设备部署正在为5G铺平道路。通过选择SiliconLabs的Six监听时钟，**规划人员可以将小型蜂窝网络、DAS、μ-BTS以及其他规划的成本、功耗和复杂性降至最低。SiliconLabs基于DSPLL的Six时钟是业界首款将低相噪4G/LTE时钟和低抖动以太网时钟结合在一起的时钟IC。” 估计到年，全球将拥有4.6B互联网用户，.1B网络设备和连接，而%的总IP流量将会以*形式传输。在这之前，服务提供商将通过部署小型蜂窝网络、超小型蜂窝网络、DAS、μ-BTS和回传设备来构建5G网络。通过增加室外网络覆盖和容量，改善室内信号接收，和现有的4G/LTE网络相辅相成。随着*慢慢转移到运用基于以太网的eCPRI前传网络来增加基带单元与远程监听电头之间的前传连接的容量，他们开始在网络边缘部署异构网络（HetNet）设备。而成本、功耗和尺寸*成为HetNet设备硬件规划人员要面临的特殊挑战。 SiliconLabs此次推出的这些高集成度的时钟产品可替代通常在高要求使用中所需的多个时钟器件和压控振荡器（VCXO），这些使用包括小型蜂窝网络、分布式天线*（DAS）、μ-BTS，基带单元（BBU）和前传/回传设备等。通过在单个IC中结合4G/LTE和以太网时钟，Six系列产品大大简化了HetNet设备中的时钟生成，可提供与竞争方案相比功耗降低%、占板面积减小%的突破性搞定方案。 小型蜂窝网络和DAS设备是“一体化”基站，需要为4G/LTE收发器、基带处理和以太网/Wi-Fi连接提供参考时钟。Si时钟的低相噪DSPLL以紧凑的单芯片规划取代了分立时钟IC、VCXO和环路滤波器件。此外，Si时钟集成了五个MultiSynth小数时钟合成器，可以非常方便的提供以太网和基带参考时钟。这种现代化的单PLL+MultiSynth架构规划，相对于依赖多个PLL和分立振荡器的搞定方案，提供了卓越的可靠性。搞定//G严格要求的时钟规划搞定方案 SiliconLabs推出全新的高性能时钟发生器系列产品，特别针对//G使用提供业界最高集成度的时钟搞定方案。在诸多如超大型数据中心交换机、服务器、储存、网络等使用中，有很多如以太网交换机、网络处理器、服务器SoC和FPGA等，在单个IC中集成了数据路径处理、处理器功能和多个串行/解串器（SerDes）。因此，这些设备需要多样化的参考时钟组合。//GSerDes具有严格的抖动要求，通常需要具有<fsrms最大抖动性能的时钟。处理器锁相环具有较低的抖动要求，但经常运用扩频时钟来最小化电磁干扰（EMI）。 与运用石英振荡器、缓冲器和固定频率时钟发生器的传统时钟搞定方案不一样，Si时钟在单芯片器件中产生所有SerDes、处理器和*时钟，同时提供显著的抖动余量，使*开发人员能够有把握地简化时钟树。SiliconLabs时钟产品高级营销总监JamesWilson表示：“超高速数据中心正在快速从G迁移到G、G和G以太网，以便加速数据传输和提升网络效率。这波新投资周期促使设备制造商将交换机和接入端口升级到更高速率，并采用更高性能的时钟搞定方案。通过选择SiliconLabs的Si任意频率时钟芯片，*规划人员能够优化其时钟树规划，且不影响时钟性能。” 新型系列产品支持PCIExpress，这是连接微处理器、网络、储存和内存的长期主流标准。PCI-SIG组织最近推出了PCIExpress4.0（0.9版本），支持GT/s数据速率。Si系列产品完全符合PCIExpress4.0标准，同时为PCIeGen4规格提供%的抖动余量。其他行业联盟，包括CCIX、Gen-Z、NVLink和OpenCAPI，正在开发支持高达GT/s速率的串行互连替代技术。除了要求低抖动时钟之外，其中一些搞定方案还需要展频参考时钟。Si系列产品提供支持双*展频通路的多功能搞定方案。在每个输出基础上启用展频时钟生成，这使得单个时钟器件能够同时支持展频和非展频时钟的混合模式。总而言之，这些特点使得Si系列产品成为高速串行互连参考时钟的最佳搞定方案。 Si时钟发生器专门用于简化时钟树规划，且不影响性能或功耗。新型系列产品集成了两个MultiSynth小数时钟合成器和五个*的整数分频器，无需运用固定频率时钟和振荡器来产生时钟。Si时钟具有fsrms抖动性能，提供优于竞争搞定方案2-5倍的低抖动性能，同时提供//GSerDes时钟要求。Si时钟集成了大量片上电源调节器，无需竞争搞定方案通常所需的片外昂贵的分立低压差（LDO）稳压器。基于MultiSynth架构的Si系列产品同样针对电源效率进行了优化，功耗比竞争对手低-%。*和供货 Si//*时钟现已提供样片，计划于月份批量生产。而Si任意频率时钟产品现已量产，可提供样片。样片可以在两周内发货，批量产品可在四周内发货。在一万片订购数量下，Si单价为6.美元起；6路输出的Si产品单价为4.美元起；路输出的Si产品单价为4.美元起。此外，SiliconLabs提供相应的开发套件套件能够提供快速、方便的器件评估。
整理分享首款支持4.5G/LTE和以太网的无线时钟即将面市 (首款支持5g的iphone)，希望有所帮助，仅作参考，欢迎阅读内容。
内容相关其他词:首款支持ChatGPT的智能眼镜,首款支持5g的iphone,首款支持2008奥运会联想电脑今亮相,首款支持2008奥运会联想电脑今亮相,首款支持2008奥运会联想电脑今亮相,首款支持2008奥运会联想电脑今亮相,首款支持卫星通信的手机,首款支持卫星通信的手机,内容如对您有帮助，希望把内容链接给更多的朋友！
SiliconLabs时钟产品高级营销总监JamesWilson表示：“HetNet和eCPRI设备部署正在为5G铺平道路。通过选择SiliconLabs的Six监听时钟，**规划人员可以将小型蜂窝网络、DAS、μ-BTS以及其他规划的成本、功耗和复杂性降至最低。SiliconLabs基于DSPLL的Six时钟是业界首款将低相噪4G/LTE时钟和低抖动以太网时钟结合在一起的时钟IC。” 估计到年，全球将拥有4.6B互联网用户，.1B网络设备和连接，而%的总IP流量将会以*形式传输。在这之前，服务提供商将通过部署小型蜂窝网络、超小型蜂窝网络、DAS、μ-BTS和回传设备来构建5G网络。通过增加室外网络覆盖和容量，改善室内信号接收，和现有的4G/LTE网络相辅相成。随着*慢慢转移到运用基于以太网的eCPRI前传网络来增加基带单元与远程监听电头之间的前传连接的容量，他们开始在网络边缘部署异构网络（HetNet）设备。而成本、功耗和尺寸*成为HetNet设备硬件规划人员要面临的特殊挑战。 SiliconLabs此次推出的这些高集成度的时钟产品可替代通常在高要求使用中所需的多个时钟器件和压控振荡器（VCXO），这些使用包括小型蜂窝网络、分布式天线*（DAS）、μ-BTS，基带单元（BBU）和前传/回传设备等。通过在单个IC中结合4G/LTE和以太网时钟，Six系列产品大大简化了HetNet设备中的时钟生成，可提供与竞争方案相比功耗降低%、占板面积减小%的突破性搞定方案。 小型蜂窝网络和DAS设备是“一体化”基站，需要为4G/LTE收发器、基带处理和以太网/Wi-Fi连接提供参考时钟。Si时钟的低相噪DSPLL以紧凑的单芯片规划取代了分立时钟IC、VCXO和环路滤波器件。此外，Si时钟集成了五个MultiSynth小数时钟合成器，可以非常方便的提供以太网和基带参考时钟。这种现代化的单PLL+MultiSynth架构规划，相对于依赖多个PLL和分立振荡器的搞定方案，提供了卓越的可靠性。搞定//G严格要求的时钟规划搞定方案 SiliconLabs推出全新的高性能时钟发生器系列产品，特别针对//G使用提供业界最高集成度的时钟搞定方案。在诸多如超大型数据中心交换机、服务器、储存、网络等使用中，有很多如以太网交换机、网络处理器、服务器SoC和FPGA等，在单个IC中集成了数据路径处理、处理器功能和多个串行/解串器（SerDes）。因此，这些设备需要多样化的参考时钟组合。//GSerDes具有严格的抖动要求，通常需要具有<fsrms最大抖动性能的时钟。处理器锁相环具有较低的抖动要求，但经常运用扩频时钟来最小化电磁干扰（EMI）。 与运用石英振荡器、缓冲器和固定频率时钟发生器的传统时钟搞定方案不一样，Si时钟在单芯片器件中产生所有SerDes、处理器和*时钟，同时提供显著的抖动余量，使*开发人员能够有把握地简化时钟树。SiliconLabs时钟产品高级营销总监JamesWilson表示：“超高速数据中心正在快速从G迁移到G、G和G以太网，以便加速数据传输和提升网络效率。这波新投资周期促使设备制造商将交换机和接入端口升级到更高速率，并采用更高性能的时钟搞定方案。通过选择SiliconLabs的Si任意频率时钟芯片，*规划人员能够优化其时钟树规划，且不影响时钟性能。” 新型系列产品支持PCIExpress，这是连接微处理器、网络、储存和内存的长期主流标准。PCI-SIG组织最近推出了PCIExpress4.0（0.9版本），支持GT/s数据速率。Si系列产品完全符合PCIExpress4.0标准，同时为PCIeGen4规格提供%的抖动余量。其他行业联盟，包括CCIX、Gen-Z、NVLink和OpenCAPI，正在开发支持高达GT/s速率的串行互连替代技术。除了要求低抖动时钟之外，其中一些搞定方案还需要展频参考时钟。Si系列产品提供支持双*展频通路的多功能搞定方案。在每个输出基础上启用展频时钟生成，这使得单个时钟器件能够同时支持展频和非展频时钟的混合模式。总而言之，这些特点使得Si系列产品成为高速串行互连参考时钟的最佳搞定方案。 Si时钟发生器专门用于简化时钟树规划，且不影响性能或功耗。新型系列产品集成了两个MultiSynth小数时钟合成器和五个*的整数分频器，无需运用固定频率时钟和振荡器来产生时钟。Si时钟具有fsrms抖动性能，提供优于竞争搞定方案2-5倍的低抖动性能，同时提供//GSerDes时钟要求。Si时钟集成了大量片上电源调节器，无需竞争搞定方案通常所需的片外昂贵的分立低压差（LDO）稳压器。基于MultiSynth架构的Si系列产品同样针对电源效率进行了优化，功耗比竞争对手低-%。*和供货 Si//*时钟现已提供样片，计划于月份批量生产。而Si任意频率时钟产品现已量产，可提供样片。样片可以在两周内发货，批量产品可在四周内发货。在一万片订购数量下，Si单价为6.美元起；6路输出的Si产品单价为4.美元起；路输出的Si产品单价为4.美元起。此外，SiliconLabs提供相应的开发套件套件能够提供快速、方便的器件评估。 
