依据74HC165的级联电路图 (74hc165功能)
编辑:rootadmin
整理分享依据74HC165的级联电路图 (74hc165功能)，希望有所帮助，仅作参考，欢迎阅读内容。
内容相关其他词:74hc165功能,74hc165d,74hc165d,74hc165d,74hc165用法,74hc165级联,74hc162,74hc166,内容如对您有帮助，希望把内容链接给更多的朋友！
HC是一款高速CMOS器件，HC遵循JEDEC标准no.7A。HC引脚兼容低功耗肖特基TTL（LSTTL）系列。 HC是8位并行读取或串行输入移位寄存器，可在末级得到互斥的串行输出（Q7和Q7），当并行读取（PL）输入为低时，从D0到D7口输入的并行数据将被异步地读取进寄存器内。 而当PL为高时，数据将从DS输入端串行进入寄存器，在每个时钟脉冲的上升沿向右移动一位（Q0→Q1→Q2，等等）。利用这种特性，只要把Q7输出绑定到下一级的DS输入，即可实现并转串扩展。 HC的时钟输入是一个“门控或”结构，允许其中一个输入端作为低有效时钟使能（CE）输入。CP和CE的引脚分配是*的并且在必要时，为了布线的方便可以互换。只有在CP为高时，才允许CE由低转高。在PL上升沿来临之前，不论是CP还是CE，都应当置高，以防止数据在PL的活动状态发生位移。:标签: 74hc165功能
本文链接地址:https://www.iopcc.com/jiadian/30368.html转载请保留说明！
