几个氮化镓GaN驱动器PCB设计必须掌握的要点 (氮化镓 warp)

{本文由家电维修技术小编收集整理资料}NCP是一款V、高速、半桥驱动器，能够以高达V/ns的dV/dt速率驱动氮化镓（以下简称“GaN”）功率开关。之前我们简单介绍过氮化镓GaN驱动器的PCB设计策略概要，本文将为大家重点说明利用NCP设计高性能GaN半桥栅极驱动电路必须考虑的PCB设计注意事项。

整理分享几个氮化镓GaN驱动器PCB设计必须掌握的要点 (氮化镓 warp)，希望有所帮助，仅作参考，欢迎阅读内容。

内容相关其他词:氮化镓 驱动,氮化镓 warp,氮化镓230w,氮化镓器件驱动电路讲解,氮化镓 diy,氮化镓 diy,氮化镓 驱动,氮化镓 驱动,内容如对您有帮助，希望把内容链接给更多的朋友！

本设计文档其余部分引用的布线示例将使用含有源极开尔文连接引脚的GaNFET封装。VDD电容VDD引脚应有两个尽可能靠近VDD引脚放置的陶瓷电容。如图7所示，较低值的高频旁路电容（通常为0.1μF）应与第二个并联电容（1μF）一起放在最靠近VDD引脚的位置。

图1.NCPVDD电容布局和布线所有走线须尽可能短而直。可以使用过孔，因为VDD电流相对较低。SGND返回平面对于其*特性以及让所有信号侧接地回路保持相同电位很有好处，建议使用。SGND平面位于第2层，使其靠近信号侧元器件和NCP。所有信号侧元器件都放在SGND平面上，并通过过孔连接。VDD引脚和VDD电容之间应建立直接连接，最好使用过孔作为SGND平面的返回连接。如图1所示，两个VDD电容的接地连接并在一起，并通过单个过孔连接到SGND平面。如果可能，最好使用不间断的实心SGND接地平面，以免形成接地环路。建议将“安静”的SGND平面延伸到NCP下方，以帮助*驱动器IC，使其不受噪声影响。注意在图1中，SGND平面没有延伸到NCP栅极驱动器输出引脚下方。这是有意为之，目的是避免噪声从栅极驱动di/dt峰值拉电流和灌电流耦合到SGND平面中。VBST电容和二极管、VDDH和VDDL旁路电容VBST电容应尽可能靠近VBST引脚放置。VBST电容返回引脚应连接到GaNFET的驱动器SW引脚、VDDH返回引脚和源极开尔文引脚。每个连接都是通过过孔接到HS栅极返回平面，如图2所示。务必注意，不应从功率级开关节点接回到NCP。请勿将VBST电容连接到功率级开关节点。“开关节点”的唯一连接是通过HSGaNFET源极开尔文引脚。HS栅极返回平面的设计应注意，不得与功率级开关节点发生重叠或相互作用。同样，LS栅极返回平面的设计应注意，不得与LSGaNFET电源地发生重叠或相互作用。请勿将SGND平面放在VBST二极管或VBST电容下方，因为VBST二极管的阴极上存在高dV/dt，它可能会将噪声注入SGND平面。

图2.NCPVBST电容和二极管、VDDH和VDDL电容VDDH电容应尽可能靠近VDDH引脚放置。如图2所示，VDDH电容返回引脚应通过过孔连接到HS栅极返回平面（与VBST电容共用一个双过孔连接）。VDDL电容应尽可能靠近VDDL引脚放置。如图2所示，VDDL电容返回引脚应通过过孔连接到LS栅极返回平面。VDDL电容返回引脚必须连接到驱动器上的PGND引脚。VDDL电容返回引脚通过过孔连接到LS栅极返回平面，该平面也通过过孔连接到驱动器PGND引脚。由于栅极驱动电流峰值很高，并且为了降低过孔寄生电感，VBST、VDDH和VDDL需要多个过孔。在此示例中，每个GaNFET栅极返回连接使用四个过孔。这是一个合理的折衷考虑，一方面能在NCP栅极驱动器返回引脚与GaNFET返回引脚之间获得低阻抗连接，另一方面能保持实心返回平面和良好的*完整性。如果可能，最好使用导电材料填充的过孔，因为其相关电感更低。栅极驱动布线当NCP向HSGaNFET栅极提供电流时，该栅极电流来自VDDH调节器旁路电容中储存的电荷。如图3所示，拉电流流经HO驱动器源极阻抗和栅源电阻，进入GaNFET栅极。然后，电流从GaNFET源极开尔文引脚返回，又回到VDDH旁路电容。

图3.高压侧栅极驱动拉电流当NCP从HSGaNFET吸收电流时，该电流来自栅源电容中储存的能量。如图4所示，灌电流从HSGaNFET栅极流出，经过栅极灌电流电阻、HOSINK驱动器阻抗和SW引脚，回到GaNFET源极开尔文引脚。

图4.高压侧栅极驱动灌电流当NCP向LSGaNFET栅极提供电流时，该栅极电流来自VDDL调节器旁路电容中储存的电荷

图5.低压侧栅极驱动拉电流当NCP从LSGaNFET吸收电流时，该电流来自栅源电容中储存的能量。如图6所示，灌电流从LSGaNFET栅极流出，经过栅极灌电流电阻、LOSINK驱动器阻抗和PGND引脚，回到GaNFET源极开尔文引脚。

图6.低压侧栅极驱动灌电流GaNFET能以高开关频率工作，漏源切换期间会出现高dV/dt（V/ns及更高）。GaN的栅源导通阈值较低(<2V)，因此栅极驱动拉电流和灌电流路径必须尽可能保持短而直，以减轻走线寄生电感的*影响。栅极环路中的过大寄生电感可能导致超过栅源阈值电压的栅极振荡或高频振铃。栅极驱动和返回路径中的过孔只有在绝对必要时才应使用。最好使用导电材料填充的过孔，因为每个这种过孔的电感要小得多。在栅极电阻和相关布线下方使用载流返回平面，以在拉电流和灌电流路径正下方提供一个返回路径，有助于减少环路电感。NCP高压侧和低压侧驱动在内部相互隔离。对于高压端，SW引脚必须与功率开关节点隔离，以防止开关噪声注入栅极驱动路径，并且它只能连接到高压侧GaNFET上的SK引脚。源极开尔文引脚和电源引脚之间的开尔文连接是NCPSW引脚和功率级开关节点之间的唯一电气连接，如图3和图4所示。同样，低压侧栅极驱动的布线应使NCPPGND引脚与功率级PGND隔离，并且只能连接到低压侧GaNFET的SK。设计目标是避免电源PGND噪声注入低压侧栅极驱动路径。在低压侧GaNFET内部，SK引脚和电源引脚之间存在开尔文连接，它是NCPPGND和电源PGND之间的实际连接，如图5和图6所示。在设计允许的范围内，HS和LS栅极走线的长度应尽可能相等。这有助于确保两个GaNFET具有相似的栅极驱动阻抗。高压侧和低压侧GaNFET交错对齐具有双重作用：一是使得栅极驱动布线接近对称且等距，二是允许使用更大、更高电流的功率开关节点铜触点。最好将HS和LS返回平面分配至第2层，并将它们直接放置在栅极驱动电阻和走线下方，这样有助于减少栅极驱动环路电感。对于高压侧GaNFET，由于VDDH旁路电容返回引脚和NCPSW引脚被HO拉电流和HO灌电流走线分开，因此可以使用无填充的过孔通过HS栅极返回平面连接到GaNFET的源极开尔文引脚。建议使用多个过孔以帮助减少过孔电感。请注意，栅极驱动电流路径与功率开关节点电流路径隔离，尽可能避免主电流路径中的噪声注入栅极驱动电流路径。对于低压侧GaNFET，由于VDDL旁路电容返回引脚和NCPPGND引脚被LO拉电流和LO灌电流走线分开，因此可以使用无填充的过孔通过LS栅极返回平面连接到GaNFET的源极开尔文引脚。建议使用多个过孔以帮助减少过孔寄生电感。请注意，栅极驱动电流路径与电源PGND电流路径隔离，尽可能避免主电流路径中的噪声注入栅极驱动电流路径。信号接地(SGND)和电源接地(PGND)SGND是所有内部控制逻辑和数字输入接地。在内部，SGND和PGND引脚相互隔离。PGND用作低压侧栅极驱动和返回基准。对于半桥电源拓扑或任何使用电流检测变压器的应用，NCPSGND和PGND应在PCB上连接在一起。在此类应用中，建议在PCB上通过一条低阻抗短走线将SGND和PGND引脚连接在一起，并且让它们尽可能靠近NCP。NCP正下方是建立SGND至PGND连接的理想位置，如图7所示。

图7.PGND至SGND，0Ω单点连接对于低功耗应用，例如有源箝位反激式或正激式转换器，通常会在低压侧GaNFET源极支路中使用一个电流检测电阻RCS。在此类应用中，NCPPGND和SGND引脚不得在PCB上连接，因为RCS会通过此连接短路。NCP低压侧驱动电路能够承受-3.5V至+3.5V的共模电压。大多数电流检测电压信号小于1V，因此低压侧驱动级很容易“浮动”到电流检测所产生的电压VRCS以上。如图8所示，整个低压侧栅极驱动浮动到VRCS以上。这一点很重要，因为它确保栅极驱动幅度不会有损失，因此完整的VDDL电压会出现在低压侧GaNFET栅源端子。按照上文所述布置电路时，连接到NCPHIN和LIN的*HO/LO路径必须返回到*GND以形成完整电路。因此，NCPSGND和*GND必须相连。这是通过使用过孔将NCPSGND和*GND连接到SGND平面来实现的，如图所示。SGND平面仅用于信号和信号侧VDD返回，也会充当信号的*层。VRCS返回引脚还必须连接到*GND，这应该使用单条低阻抗走线来完成，该走线应尽可能靠近VRCS走线（或位于其下方）。这会将功率级PGND单点连接到SGND，并将功率级PGND上的高dV/dt和di/dt与SGND平面隔离开来。

图8.LS栅极返回隔离和VRCS连接开关性能验证在利用NCP驱动GaNFET的半桥功率级布局中使用了本文介绍的PCB设计技术。

图9.V，A，HEMT，GaNFET，V，APK图9显示了驱动两个V、A、mΩGaNFET的稳态波形。通道1（电影）是高压侧栅源电压，通道2（红色）是低压侧栅源电压，通道3（蓝色）是开关节点电压（低压侧GaNVDS），通道4（绿色）是电感电流。高压侧栅源电压（通道1，*）显示存在轻微过冲和欠冲，这是使用高压探针测量低压浮动信号（在栅极和功率开关节点之间测量）的附带结果。通道2（红色）显示了栅源电压的“更真实”测量结果，其中低压侧GaNFET栅源电压在栅极和PGND之间测得。可以看到，栅极驱动边沿非常锐利且干净。同样，开关节点电压（通道3，蓝色）没有振铃、过冲或欠冲。

图.V，A，HEMT，GIT，GaNFET，dV/dt=V/ns，V，APK图所示波形是驱动两个HEMT、GIT、V、A、mΩGaNFET的结果，其电流能力比图9中使用的器件要高。要实现高dV/dt，需要相当大的漏极电流ID。例如，所示测量是在ID=APK下进行的，导致实测VDSdV/dt=V/ns。三角形峰值电感电流显示为纯直流，这是进行此测量所需的时基(2ns/p)造成的。VSW波形的V欠冲是用于显示高dV/dt的测量技术的结果，在开关节点上并不真正存在。在高电压、高频率PCB设计中，为了成功运用宽禁带半导体，需要更好地了解寄生电感和电容的负面影响。透彻理解电气返回平面、*、电流分离、隔离和精心布线的重要性，对于充分发挥GaN技术的性能优势至关重要。本文重点说明在利用NCP驱动高速电源拓扑中使用的GaN功率开关设计中，实现成功设计必须采用的重要PCB设计准则。这些技术已通过实测波形得到了验证，表明其能够获得出色的结果。