等离子显示屏的构造原理及逻辑驱动电路(三) (等离子显示屏的缩写是)
整理分享等离子显示屏的构造原理及逻辑驱动电路(三) (等离子显示屏的缩写是),希望有所帮助,仅作参考,欢迎阅读内容。
内容相关其他词:等离子显示屏的缩写是,等离子显示屏的缺点,等离子显示屏的构造原理及逻辑驱动电路,等离子显示屏的优点,等离子显示屏的显示原理,等离子显示屏的构造原理及逻辑驱动电路,等离子显示屏的缺点,等离子显示屏的基本结构,内容如对您有帮助,希望把内容链接给更多的朋友!
图1图1中标注了5个电压的幅值:VS:维持电压;此电压就是前面所述的X电极和Y电极的所加的维持放电电压,VS电压的幅度小于X电极和Y电极的触发电压,也就是X电极和Y电极只加VS电压;不会引起放电产生。VSET(Vset)初始化电压;在初始化阶段产生预放电的电压,叠加在VS上面;使之在X电极和Y电极间产生预放电的条件。VSCAN扫描电压;在Y电极驱动波形的寻址阶段出现;其幅度是一个叠加在Y电极驱动波形寻址阶段的反向脉冲,在该脉冲出现时;Y电极为负(零)电平,该扫描脉冲在寻址阶段,每一行Y电极驱动波形中;其脉冲的位置不同;随Y电极的不同的“行”;其扫描脉冲出现的位置也不同。VE擦除电压;在一场周期结束维持电压降为零点,在X电极驱动波形上的一个;具有斜坡的脉冲,在逐步上升的过程中,和不同能量的壁垒电荷放电中和、抵消起到清除壁垒电荷的作用。VA寻址电压;出现在*驱动波形上;是控制X电极、Y电极产生放电的控制脉冲。它的出现受图像信号的控制;在像素点要点亮时出现;像素点不点亮时则不出现;其幅度(VA)是在Y电极为零电平时(VSCAN脉冲出现时);足以在Y电极和D*电极间引发放电的产生。脉冲宽度为寻址期的整个时间段;这样在Y电极驱动波形的寻址阶段;任何位置出现VSCAN扫描脉冲;都会引发放电的产生。【郝铭原创作品】图1波形图及对应关系的分析如下:这个波形图是一个场周期的波形图。图中有三个波形图;“Y电极驱动”是加到等离子屏Y电极的驱动波形图,“X电极驱动”是加到等离子屏X电极的驱动波形图,“D*电极驱动”是加到等离子屏*电极的驱动波形图。三个波形图在时间上也必须有如图所示的对应关系。这是一场周期的波形图;也是产生一幅(一场)静止图像的波形图。初始化阶段:是一个放电预处理阶段;其目的是对等离子放电腔体进行一次预放电处理;彻底清理上一场放电完毕;经过擦除壁垒电荷后遗留的不规则残余电荷;并在电极表面产生浅表的壁垒电荷层(能量极低,不经过触发不会放电);以利于在寻址阶段图像脉冲能有效触发放电(并防止误放电的产生)。在这一初始化阶段;有上升期和下降期,图2所示Y电极驱动波形(红色):t1—t2上升期:Y电极电压由VS幅度开始逐步上升一个VSET幅度,也就是VS+VSET幅度,并且形成一个有一定斜率的斜边,此时的X电极施加X驱动波形(图2蓝色波形);可以看出在上升期X电极是低电平;Y电极是高电平(VS)。在t1到t2时间;电压由VS逐步上升至VSET;并形成一个上升的斜坡。斜坡意味着VSET的上升过程是相对缓慢的,在这个过程中;由于电压逐步上升;可以逐步的中和掉不同能量的残余壁垒电荷。达到VSET电压峰点时进行一次短暂的放电(VSET顶部时间为s,由于放电时间极短、能量极低且只有一次,不会产生可见的亮度)。t2—t3下降期:Y电极电压迅速降至VS电压,并且X电极电压上升至VS,此时Y电极和X电极是等电位关系;在VSET顶部产生的放电无法继续维持;放电停止,由于放电时产生的壁垒电荷存在;随着Y电极电压的逐步下降(由VS缓慢降为零);壁垒电荷会逐步的均匀分布在电极的表面。在VSET顶部极短时间的一次放电,产生极小电荷量的壁垒电荷;浅薄的均匀分布在电极的表面(残余的不规则电荷已经不存在),是对等离子的放电腔体进行了一次预处理;有利于在后面的寻址期*电极的有效触发,由于在t2—t3下降期Y电极相对于X电极;Y电极的电压是逐步下降;所以在Y电极表面分布的是正电荷,X电极始终是高电压;X电极表面分布是负电荷,这样只有在有*脉冲(图像信号)时才能有效触发Y电极和*电极的放电,从而防止了误放电的产生,对于t2—t3下降期的斜率对于不同的等离子屏是有不同的要求;是要进行调整的,在等离子的Y驱动电路板上面就有一个可调的电阻,改变其zuzhi阻值,用示波器在测试点上观察其Y驱动波形的初始化阶段的t2—t3下降期,按要求调到规定的值(幅度、时间);图3所示【郝铭原创作品】图2图3经过初始化处理后;处于接受触发的最佳状态等待迎接下一步图像信息脉冲的触发:“寻址”。寻址阶段:寻址就是反映图像的像素脉冲;通过*电极;在等离子屏上寻找相应位置的放电腔体和该放电腔体的Y电极放电;引发该点的发光。也就是当*电极施加一个幅度很高的高电平脉冲VA(电平脉冲有足够引起Y电极和*电极迅速放电);相应的Y电极是低电平时;等离子放电腔体内部将引发Y电极和*电极放电;放电产生壁垒电荷;在壁垒电荷的作用下;Y电极和X电极产生持续的放电;激发该腔体内壁荧光粉发光,该点就发光了。通过图1可以看出:在整个寻址阶段的时间内;X电极的驱动波形(蓝色)是高电平。*电极的驱动波形(绿色)也是高电平(像素信号为“亮”*电极驱动电平为:高电平,像素信号为“黑”*电极驱动电平为:低电平)。Y电极的驱动波形(红色)也是高电平。此时看来;三个电极基本上;均为等电位关系,不会引发放电的产生。但是细看;在Y电极驱动波形的寻址阶段;有一个下凹的“Y扫描脉冲”幅度为:VSCAN的负脉冲。在寻址阶段;当这个幅度为VSCAN的负脉冲出现时的瞬间Y电极为零电平;这一瞬间时刻;*电极为高电平;Y电极为低电平;引发了Y电极和*电极的放电产生,此时X电极虽然是高电平但是如前面所述;这个电平的幅度是在X、Y放电电平之下;X电极和Y电极之间不会产生放电。这个幅度为VSCAN的负脉冲是Y电极的扫描脉冲,“寻址”就是依靠这个VSCAN的负脉冲在Y电极驱动波形寻址期间的位置来实现的。在等离子显示屏的垂直方向排列的Y电极上;每一个Y电极施加的Y驱动波形都是一样的;不同的是VSCAN的负脉冲在Y电极驱动波形寻址期间出现的位置不同,如图4所示;一个Y电极的驱动波形只允许有一个VSCAN的负脉冲出现。图4在图4中把Y电极驱动波形的寻址期展开;可以看到:第一行Y电极的驱动波形和第二行、第三行一直到第行的波形都是一样;而VSCAN扫描脉冲出现的位置不同;由第一行开始VSCAN扫描脉冲出现在左边位置;随着对等离子屏Y电极逐行触发的向下位移;VSCAN扫描脉冲在寻址期波形上逐步按一行时间间隔右移;以此类推,最后触发到第行(SDTV标准的屏有个Y电极触发端)Y电极;VSCAN扫描脉冲移动到最右边最后一个位置。图5所示是在一场时间各行Y电极VSCAN扫描脉冲出现的时间关系图,由图4可以看出:每一个Y电极驱动波形只允许有一个VSCAN扫描脉冲存在。由图5可以看出在一场时间出现了个VSCAN扫描脉冲,在同一时间不允许出现两个脉冲,也就是在一个单位时间只允许有一个VSCAN扫描脉冲出现,并且随着等离子屏Y电极由上向下触发;VSCAN扫描脉冲是由左向右顺序以“行”时间间隔排开。【郝铭原创作品请勿转载请勿链接】(郝铭原创作品)【注:如果等离子屏的显示标准是SDTV标准(现行标清电视标准),由于现在的等离子屏高宽比都是:9在屏的垂直方向要显示个像素;水平方向要显示个像素(×屏),这就要求等离子屏要有根Y电极线,个Y电极就要注入路Y电极驱动信号。而*电极就要触发个像素,由于每一个像素又是由R、G、B子像素组成,所以SDTV标准的等离子屏;*电极要有×3=根*电极线】图5Y电极VSCAN扫描脉冲和*电极的对于关系:当Y电极VSCAN扫描脉冲出现时,随着触发的Y“行”不同;VSCAN扫描脉冲在Y电极寻址阶段上的位置不同。为了保证在1~行的任何位置都能被经过*电极送来的*脉冲触发,*电极送来的脉冲的宽度占满了整个寻址阶段的时间,图6、图7所示。从图6和图7中可以看出不管VSCAN扫描脉冲出现在什么位置;所对应的*脉冲都在有效的触发范围以内。图6图7图6中Y电极驱动波形(红色);在t3—t4时间是一个下凹的VSCAN负脉冲;位置靠近Y电极驱动波形寻址阶段的左边(在等离子屏上也就是作用于屏上部的Y电极线的触发);对应于*驱动波形(绿色)的高电平时间段(在*触发为“亮”时,*电平是一个宽度占满寻址阶段的高电平)。图7中Y电极驱动波形(红色);在t3—t4时间也是一个下凹的VSCAN负脉冲;位置靠近Y电极驱动波形寻址阶段的中间(在等离子屏上也就是作用于屏中部的Y电极线的触发);也对应于*驱动波形(绿色)的高电平时间段。这样对比图4、图5可以看出;无论VSCAN负脉冲在Y电极驱动波形寻址阶段的任何区域出现都可以有效触发Y电极和*电极的放电产生。【郝铭原创作品】当*电极的像素信号是“黑”时(像素点为:不亮),*脉冲就为:低电平(零电位),此时;等离子放电腔体就不产生触发,像素点就不亮。寻址阶段X电极的关系:在整个寻址期间X电极始终是高电平,图6、图7蓝色所示在VSCAN负脉冲出现的的瞬间;此时由于Y电极是低电平;X电极是高电平,那么是否会引发X电极和Y电极之间的放电呢?“不会”回答是肯定的,因为;尽管此时X电极和Y电极之间有高低的电位差;但是X、Y电极间所加的电压是低于触发放电的电压,所以不会产生放电,至于X电极和*电极间;当*电极有寻址脉冲时:X电极和*电极之间基本上是等电位关系;不会产生放电,当*电极无寻址脉冲时:X电极和*电极之间;有电位差但是其电位差也是低于触发放电的电压;也不会产生放电,总之在寻址阶段X电极不会和任何电极产生放电。【注:某些文献上把寻址阶段也称为:“记忆”其含义就是*脉冲的“亮”与“黑”信息在寻址阶段使;等离子放电腔体产生了在维持阶段:“放电”与“不放电”的记忆效应】维持阶段:维持阶段:是等离子放电腔体被*电极触发后产生壁垒电荷;在X电极和Y电极间产生持续放电的时间段(如果寻址脉冲是“黑”像素信息,维持阶段就不放电),虽然加到X电极和Y电极分别是两个驱动波形,图8所示;但是从两个波形在时间上相对位置来看:在T1时间、X电极为;正脉冲,Y电极为;零。在T2时间、X电极为;零Y电极为;正脉冲。在T3时间、X电极为;正脉冲,Y电极为;零。在T4时间、X电极为;零Y电极为;正脉冲。在T5时间、X电极为;正脉冲,Y电极为;零。这样也等效于在X电极和Y电极之间;施加了一个幅度为VS的交流方波的电压。(VS幅度小于X电极Y电极的触发电压)图8维持阶段的放电原理非常简单在:“等离子屏显示屏的构造原理及逻辑驱动电路(二)”已经详尽叙述;可以参考前面已经上传(一)、(二)部分;这理不再赘述。【郝铭原创作品】擦除阶段:等离子显示屏放电腔体点亮后,亮度要维持一场时间,一场结束在显示下一场图像时;放电腔体必须停止放电,并且清除腔体内部的壁垒电荷。停止放电的控制很简单;如图9只要Y电极变成“零”电平;X电平也变成“零”电平放电就停止了。但是为了保证下一场的正确触发;停止放电后还必须把腔体内参与放电的壁垒电荷清除掉,在X电极零电平线上设置一个;设置一个壁垒电荷消隐脉冲(擦除脉冲);其形状是:前沿是具有斜边的方波,上升的斜坡;意味着电压由零逐步上升;在不同的位置;抵消掉不同能量的壁垒电荷的存在。该擦除脉冲的幅度、宽度、上升的沿的斜坡;严格的定量设定;以在这个擦除脉冲出现时;产生的电荷量正好抵消掉腔体内部的壁垒电荷(调整斜坡的斜率使之产生的能量正好抵消掉壁垒电荷的能量),使放电停止,发光熄灭(在部分等离子屏的X驱动电路上,设置了斜坡调整电位器,以使擦除效果在最佳状态)。图9是擦除阶段;三电极的关系图;图中在擦除阶段;其Y电极、*电极均为零电平,这样只有X电极和壁垒电荷作用。图9清除脉冲的斜坡对清除效果的影响:清除脉冲电压的斜率与放电腔体中残留壁垒电荷的电场强度成正比。如果清除脉冲的斜坡很徒.图所示,表示可以抵消(中和)很多的壁垒电荷。这种情况下,放电后可以清除大部分的壁垒电荷。但应注意,当电压突然上升时会引起误放电。图图当清除脉冲的斜坡很平缓时,图所示,电场强度不足以迅速抵消清除壁垒电荷,达到清除壁垒电荷的目的。所以,有一部分壁垒电荷会留在电极上,而这些留在电极上的电荷会在下一个场建立脉冲到达时引起误放电,所以擦除脉冲的波形斜坡是要精心设置、调整的。【郝铭原创作品转载请注明出处】等离子屏像素组合成图像的方式:图所示是等离子屏显示图像的方式;在水平方向像素信息是一排一排并行的同时在一行Y电极线上显示的,完全不同于CRT的行扫描的方式;CRT的一行像素信息是串行的按一定的时间顺序的先后以水平扫描的方式显示在荧光屏上。在垂直方向的扫描是类似于CRT的扫描概念(不过等离子屏是采用:上半部和下半部的双扫描方式。以后会介绍)。图未完待续X、Y电极驱动波形是如何产生及产生的条件。子场驱动及灰度显示声明!本文章原作者是郝铭,有关于他的更多文章请到他本人的博客浏览!标签: 等离子显示屏的缩写是
本文链接地址:https://www.iopcc.com/jiadian/24794.html转载请保留说明!